•  

    Новостная рассылка

    Подпишитесь и получайте самые свежие новости.
    Подписаться на новостную рассылку
  • Тренинг "Генерация HDL описания из Simulink"

    Михаил Песельник, ведущий инженер ЦИТМ Экспонента

    Михаил Песельник - ведущий инженер ЦИТМ Экспонента по прототипированию алгоритмов в реальном времени, а также по процессам верификации и валидации при проектировании встраиваемых систем повышенной надежности. Михаил имеет квалификацию магистра по специальности "Системный анализ, управление и обработка информации" в МГУЛ. Михаил имеет многолетний опыт работы с инструментами MathWorks в области разработки алгоритмов управления и является профессиональным тренером по модельно-ориентированному проектированию. До перехода в ЦИТМ Экспонента, он работал в мировых автомобильных компаниях, разрабатывая системы управления для двигателей внутреннего сгорания.
    Код тренинга: SLHL

    Даты проведения курса: 5-6 апреля 2018 г.
    Время проведения: 10:00-18:00
    Перерыв 13:00-14:00 

    Из-за специфики обучения тренинги проводятся только очно в специально оборудованном классе.


    Цель курса

    Данный двухдневный курс демонстрирует процесс генерации и верификации HDL-кода из моделей Simulink® с использованием HDL Coder и HDL Verifier.

    Рассматриваемые темы:

    • Подготовка моделей Simulink к генерации HDL-кода
    • Генерация HDL-кода и тестбенча для модели Simulink
    • Осуществление оптимизации по скорости и площади
    • Интеграция рукописного кода и существующих IP
    • Верификация сгенерированного HDL-кода с использованием тестбенчей и ко-симуляции


    Предварительная подготовка

    Курс Цифровая обработка сигналов в Simulink или подобный опыт работы в Simulink.




    Стоимость курса - 24000 рублей. Оплата после регистрации. Оплата возможна как от физ. лиц, так и от организаций. 


    Просьба при регистрации в поле "Цель посещения"  указать ответ команды ver!


    Все вопросы по телефону: +7(495)009-65-85



    Подробная программа семинара

    День 1 из 2

    Подготовка моделей Simulinkдля генерации HDL-кода (2.0 ч.)

    Цель: Подготовить модель к генерации HDL-кода. Получить HDL код и тестбенч для простых моделей, не требующих оптимизации.

    • Подготовка моделей Simulink для генерации HDL-кода
    • Генерация HDL-кода
    • Генерация тестбенча
    • Верификация сгенерированного кода при помощи HDL-симулятора

    Анализ кода и перевод в арифметику с фиксированной точкой (3.0 ч.)

    Цель: Установить соответствие между генерируемым HDL-кодом и конкретными блоками в модели Simulink. Использовать инструмент Fixed-Point Tool для построения окончательной архитектуры модели в арифметике с фиксированной точкой.

    • Привязка сгенерированного HDL-кода к конкретным блокам Simulink
    • Повышение эффективности и точности HDL-кода с Fixed-Point Tool

    Оптимизация сгенерированного HDL-кода (2.0 ч.)

    Цель: Использовать конвейеризацию для удовлетворения требованиям по скорости проекта. Использовать конкретные аппаратные реализации и совместное использование ресурсов для оптимизации по площади.

    • Генерация HDL-кода с инструментом HDL Workflow Advisor
    • Удовлетворение требованиям по скорости посредством конвейеризации
    • Выбор подходящей аппаратной реализации для совместимых блоков Simulink
    • Совместное использование ресурсов ПЛИС/ASIC в подсистемах
    • Верификация того, что оптимизированный код верен до бита на каждом такте

    День 2 из 2

    Генерация HDL-кода из блока MATLABFunction (2.0 ч.)

    Цель: Сгенерировать HDL-код, в том случае когда часть проекта написана в MATLAB с использованием блока MATLAB Function. Научиться использовать блоки из библиотеки шаблонов в вашем проекте. Написать код MATLAB для операций в арифметике с фиксированной точкой.

    • Использование библиотеки шаблонов
    • Генерация HDL-кода из блоков MATLAB Function

    Совместное использование внешнего и сгенерированного HDL-кода (1.0 ч.)

    Цель: Интегрировать рукописный HDL-код и/или готовые IP-ядра в ваш проект.

    • Интеграция внешнего HDL-кода
    • Интеграция сторонних IP-ядер

    Генерация HDL-кода для многоскоростных моделей (1.0 ч.)

    Цель: Сгенерировать HDL-код для многоскоростных систем

    • Подготовка многоскоростной модели для кодогенерации
    • Генерация HDL-кода с одним или несколькими источниками тактовой частоты

    Верификация HDL-кода посредством ко-симуляции (2.5 ч.)

    Цель: Верифицировать ваш HDL-код используя HDL-симулятор в модели Simulink.

    • Верификация компонент HDL в Simulink

    • 10:00
      Москва, 2-й Южнопортовый проезд, д. 31 стр.4
    • Регистрация закрыта